发布时间:2024-11-21 04:41:19 来源:杏彩体育app 作者:杏彩体育app手机版
受性能驱动和成本驱动影响,封装技术路径大致可分 为***个阶段:第一阶段为上世纪 **年代以前,封装的主体技术是针脚插装;第二阶段是从 上世纪 **年代中期开始,表面贴装技术成为最热门的组装技术,改变了传统的 PTH 插装形 式,通过微细的引线将集成电路芯片贴装到基板上,大大提高了集成电路的特性,而且自动 化程度也得到了很大的提高;第三阶段为上世纪 **年代,随着器件封装尺寸的进一步小型化,出现了许多新的封装技术和封装形式,其中最具有代表性的技术有球栅阵列、倒装芯片 和多芯片组件等,这些新技术大多采用了面阵引脚,封装密度大为提高,在此基础上,还出 现了芯片规模封装和芯片直接倒装贴装技术。封装技术以 SiP、WLP 和 TSV 为代表, 在凸点技术和通孔技术的基础上,进一步提高系统的集成度与性能。
自 **年“摩尔定律”提出以来,微电子 器件的密度几乎沿着“摩尔定律”的预言发展。截至**,芯片特征尺寸 14nm 已经实现量产,10nm 正在进行试产,7nm 尚属研发阶段,已接近物理极限,再想通过降低特征尺寸来提高 电路密度不仅会大幅提高成本,还会降低电路的可靠性。为了提高电路密度,延续或超越“摩 尔定律”,籍由先进封装技术成为必然。
产业调研网发布的中国ic先进封装市场调研发展趋势预测报告(2024年)认为,SiP 技术将系统或子系统的全部或大部分电子功能配置在 整合型基板内,即将原来的***个封装层次(一级芯片封装、二级插板/插卡封装、基板封 装)浓缩在***个封装层次内,极大地提高了封装密度和封装效率。WLP 技术直接在晶圆上 进行大多数或是全部的封装测试程序,之后再进行切割(singulation)制成单颗组件,封装 尺寸小。TSV 技术在芯片钻出通孔,从底部填充入金属, 硅晶圆上以蚀刻或激光方式钻孔, 再以导电材料如铜、多晶硅、钨等物质填满,可以实现三维封装,组装密度可达到 ***%-***%。
版权所有 © Copyright 杏彩体育app下载·(中国)-ios/安卓/手机版app下载 京ICP备14037209号-9 京公网安备110401000988